CMOS——短溝道效應(yīng)詳細(xì)分析-KIA MOS管

什么是短溝道效應(yīng)？

在半導(dǎo)體的制造中，始終遵循著摩爾定律，于是集成電路的尺寸持續(xù)減小，于是MOSFET的溝道長(zhǎng)度也相應(yīng)地縮短，這就導(dǎo)致了MOSFET管中的S和D（源和漏）的距離越來(lái)越短；

因此柵極對(duì)溝道的控制能力變差，這就意味著柵極電壓夾斷（pinch off）溝道的難度變大，于是使得亞閾值漏電（subthreshold leakage）現(xiàn)象，即短溝道效應(yīng)（short-channel effect）更加容易發(fā)生。

胡正明教授對(duì)此給了個(gè)非常容易理解的例子：當(dāng)一條水管很長(zhǎng)的時(shí)候，那么用一塊石頭就可以很容易將其堵?。ɑ蛘卟纫荒_），但是，當(dāng)它很短的時(shí)候，這塊石頭就可能堵不住水管了，因?yàn)樗赡芊挪幌铝?，這就對(duì)應(yīng)上段說(shuō)的，溝道越短越難堵住電流（防止漏電）。

短溝道效應(yīng)影響因素

有下列五種，簡(jiǎn)單講就是溝道短了容易漏電

（1）由于電源電壓沒(méi)能按比例縮小而引起的電場(chǎng)增大;

（2）內(nèi)建電勢(shì)既不能按比例縮小又不能忽略;

（3）源漏結(jié)深不能也不容易按比例減小;

（4）襯底摻雜濃度的增加引起載流子遷移率的降低;

（5）亞閾值斜率不能按比例縮小

為了減小短溝道效應(yīng)的影響，提出了應(yīng)變硅技術(shù)、高K電介質(zhì)氧化層、金屬柵、SOI等新方法以改善器件性能。

然而，在28 nm以下工藝節(jié)點(diǎn)，平面MOSFET器件結(jié)構(gòu)中，柵極對(duì)溝道的有效控制面臨嚴(yán)峻挑戰(zhàn)，而革新的三維立體器件結(jié)構(gòu)，如Fin FET結(jié)構(gòu)具有更有效的柵極控制，可獲得更優(yōu)異的器件性能。

為什么增加溝道接觸面可以緩解短溝道的發(fā)生? 也就是下面FinFET工藝原文中實(shí)驗(yàn)部分的證明。

FinFET工藝

鰭式場(chǎng)效應(yīng)晶體管FinFET的概念最初源于雙柵MOS晶體管的構(gòu)想，通過(guò)增加?xùn)艠O與溝道的接觸面積來(lái)增強(qiáng)對(duì)導(dǎo)電溝道的控制。

下面是FinFET的立體模型（三鰭）：

MOS 短溝道效應(yīng)