電子電路|芯片功耗如何計算？-KIA MOS管

芯片功耗計算

功耗是衡量一款芯片優(yōu)劣的重要指標(biāo)之一。在實際的芯片后端設(shè)計中，功耗究竟是如何計算的呢？

芯片功耗：功耗本質(zhì)上就是電學(xué)術(shù)語中的功率，不同于一般簡單的電學(xué)器件，芯片的整體功耗很難通過簡單的電流，電壓或者電阻值的的相乘來計算。

其原因在于，由于芯片作為具有復(fù)雜功能的器件，其功耗會根據(jù)其不同時段的不同行為，不同的外部條件而發(fā)生很大的變化。

在實際設(shè)計中，一般會選取一些特定的條件，并輔以特定的功能設(shè)定來計算芯片功耗。

那么，芯片的整體功耗都有哪些組成部分呢？最根本的組成部分有兩個，即靜態(tài)功耗和動態(tài)功耗。

1. 靜態(tài)功耗(Static Power)，又稱漏電流功耗(Leakage Power)。其原理請參見下圖：

上圖中紅色箭頭表明了在通電狀態(tài)下PMOS內(nèi)主要的泄露電流及其走向，意即：

泄漏電流(Leakage Current) = 漏極->N-Well + Gate->N-Well + 源極->漏極

泄露電流存在的原因在于，MOS管中的多種摻雜區(qū)形成導(dǎo)電區(qū)域，同時這些區(qū)域會組成多個PN節(jié)，從而在通電后形成一系列微小的電流。

盡管在現(xiàn)今芯片的工作電壓已經(jīng)很低的前提下，每個MOS管的漏電流很小，但由于每顆芯片中集成的晶體管至多幾億甚至幾十億，積少成多，導(dǎo)致芯片的整體leakage power變得越來越恐怖。

在后端設(shè)計中，由于每個標(biāo)準(zhǔn)單元(standard cell)的leakage都集成在其liberty庫文件(.lib)中，因此計算leakage power只需在制定條件下將design中所有的標(biāo)準(zhǔn)單元(包括各種Macro)的leakage值相加即可。

目前所有的主流PR工具對此都有支持。需要指出的是，由于一個標(biāo)準(zhǔn)單元的leakage power和其面積成正比，因此在實際后端設(shè)計的各個階段，尤其是low power設(shè)計中，一般會重點關(guān)注芯片中邏輯門的面積變化并以此快速推斷design的leakage功耗變化。

2. 動態(tài)功耗(Dynamic Power)，主要是由于芯片中的寄生RC電路的充放電引起的。換言之，當(dāng)芯片中的電路出現(xiàn)任何信號翻轉(zhuǎn)，都將會產(chǎn)生dynamic power，其中所占最大比例的就是clock信號的翻轉(zhuǎn)。

下圖展示了一個反相器(inverter)在信號翻轉(zhuǎn)時的簡單模型：

當(dāng)我們把反相器簡化成一個簡單的rc電路時，就可以清晰的看清充放電時的電流走向。當(dāng)芯片處于工作狀態(tài)時，每一個工作中的標(biāo)準(zhǔn)單元都會隨著clock or/and data的翻轉(zhuǎn)而不斷重復(fù)上述過程，從而產(chǎn)生大量的動態(tài)功耗。

在實際后端設(shè)計時，動態(tài)功耗由于和芯片的功能息息相關(guān)，因此在計算的時候會引入翻轉(zhuǎn)率(toggle rate)的概念。翻轉(zhuǎn)率是衡量單位時間內(nèi)device上信號翻轉(zhuǎn)時間所占的比率。

在實際計算dynamic功耗的時候，又會分成兩個部分。一部分為標(biāo)準(zhǔn)單元內(nèi)部的dynamic功耗，又名Internal Power，這部分的計算是嵌入liberty庫文件內(nèi)部，通過標(biāo)準(zhǔn)單元的input transition和output load來查表得到的；

另一部分為互連線(net)上的dynamic功耗，這部分的計算通過將所有net上每個翻轉(zhuǎn)周期的功耗乘以其翻轉(zhuǎn)率并相加得到。

反轉(zhuǎn)率通過某種固定格式的文件傳入EDA工具，比較常用的格式有SAIF(Switching Activity Interchange Format)、VCD(Value Change Dump)以及FSDB(Fast Signal Database)文件。

目前主流的PR工具均支持此類用法，但是signoff時仍然需要比較專業(yè)的power計算工具如Synopsys PrimeTime PX或Cadence Palladium等。

至此，我們基本了解了一顆芯片整體功耗的計算方法。而在現(xiàn)今十分重要的低功耗設(shè)計中，所有的手法都是從降低以上兩個方面(Static, Dynamic)的功耗著手的：

比如應(yīng)用多個power domain以便在芯片的某一部分功能不用的時候?qū)⑵鋽嚯婈P(guān)閉；或者通過升級更先進(jìn)的工藝來降低每個晶體管的size從而降低整體面積；抑或通過改善時鐘樹綜合手段來降低芯片中占比很大的clock network power。

聯(lián)系方式：鄒先生

聯(lián)系電話：0755-83888366-8022

手機(jī)：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號

請“關(guān)注”官方微信公眾號:提供  MOS管  技術(shù)幫助