【MOS管分享】邏輯門電路的延時分析-KIA MOS管
信息來源：本站 日期：2022-04-06
NMOS是柵極高電平（VGS > Vt）導(dǎo)通,低電平斷開,可用來控制與地之間的導(dǎo)通。適合用于源極接地時的情況（低端驅(qū)動），只要柵極電壓達到4V或10V就可以了。
PMOS是柵極低電平（VGS < Vt）導(dǎo)通,高電平斷開,可用來控制與電源之間的導(dǎo)通。雖然PMOS可以很方便地用作高端驅(qū)動，但由于導(dǎo)通電阻大，價格貴，替換種類少等原因，在高端驅(qū)動中，通常還是使用NMOS。
MOS管組成的邏輯電路：
我們常見到的最基本的邏輯門電路有與門，或門以及非門；
但在實際的電路中基本上用的基本邏輯門單位是與非和或非。
例如最常用的 74HC系列與、或、非邏輯器件數(shù)據(jù)手冊（datasheet）的邏輯原理圖（Logic Diagram），我們會發(fā)現(xiàn)上面三個門會是下圖那樣的：
我們利用以前教材上的知識來化簡一下這三個組合邏輯，如下所示：
為什么要用與非、或非實現(xiàn)這些基本的門電路？
先要清楚CMOS邏輯電路設(shè)計中的基本的門電路的樣子：
（1）“非門”邏輯構(gòu)造：
上面帶圓圈的是PMOS晶體管，下面是NMOS晶體管，從開關(guān)的角度來看，PMOS管相當于PNP三極管，輸入為“1”時截止，輸入為“0”時導(dǎo)通；而NMOS則相當于NPN三極管，輸入為“1”時導(dǎo)通，輸入為“0”時截止；
當輸入為“0”時，下面的NMOS截止，而上面的PMOS導(dǎo)通將輸出拉為高電平，即輸出“1”。當輸入為“1”時，上面的PMOS截止，而下面的NMOS導(dǎo)通將輸出拉為低電平，即輸出“0”，很明顯，這就是個“非門”邏輯。
（2）“與非門”邏輯的結(jié)構(gòu)：
當上圖中的任何一個輸入（A或B）為低時，都將有一只PMOS導(dǎo)通，從而將輸出Y拉高，因此該電路是“與非門”邏輯，那么“與門”邏輯就是在“與非門”后面加一級“非門”了，如下圖所示：
如果直接反過來的話也可以實現(xiàn)所謂的與門，但是我們需要注意的是NMOS可以有效地傳輸?shù)碗娖剑琍MOS可以有效的傳輸高電平，兩者相配合就可以達到軌對軌的輸出，相反則有損耗。
（3）“或非門”的實現(xiàn)
為什么要插入那么多的非門？
實際上這樣做的目的是優(yōu)化邏輯門，減少延時。CMOS集成電路中的最有延時告訴我們，存在最優(yōu)級數(shù)，最少級數(shù)不一定是最優(yōu)的
第二個實現(xiàn)非門是最優(yōu)的，可以獲得最快的速度。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號
請“關(guān)注”官方微信公眾號:提供 MOS管 技術(shù)幫助
免責聲明：本網(wǎng)站部分文章或圖片來源其它出處，如有侵權(quán)，請聯(lián)系刪除。
