cmos保護電路中有什么特征以及它的優(yōu)勢是在哪個方面
信息來源：本站 日期：2017-09-07
當器件加有過大的電壓或電流時，器件會遭到損傷而導致性能劣化，嚴重時會被擊穿。這時芯片上的布線或器件的分離局部將會被毀壞，或者與上下／左右相鄰的布線或器件短路，以至于信號線開路或短路。
CMOS器件的輸入連接在n溝晶體管或者p溝晶體管的柵極上。圖10. 29示出MOS晶體管的剖面，柵區(qū)有一層十分薄的絕緣氧化膜（Si02）。Si02膜具有109V/m(103 V/μm)的絕緣強度。不過由于CMOS器件的柵氧化膜厚度在0.1μm以下，十分薄，一切幾十伏至幾百伏的電壓就會惹起絕緣擊穿。
人身體產(chǎn)生的靜電會高達幾千伏至幾萬伏，冬天用手觸摸CMOS器件時，很容易損壞器件。為了免受靜電對柵氧化膜形成損傷，在CMOS器件的輸入局部都配置有維護電路。
圖10. 30示出典型的輸入維護電路。在原來的等效電路中的輸入信號線上附加二極管，起到維護電路的作用。當輸入端由于靜電等緣由加有過大的電壓／電流時，它能夠使正電荷沿電源線，負電荷沿GND線逃逸。
圖10. 30(a)的維護電路設置有擴散電阻，關于二極管短時間內(nèi)吸收不了的能量，它起到延遲電路的作用，延緩這些能量向柵極傳送。它的弊端是在高速CMOSIC中會招致信號傳輸時間的滯后。
圖10. 30(b)的維護電路運用了等效構成二極管的MOS晶體管。用這個電路，能夠使MOS晶體管ON時電荷經(jīng)過溝道逃逸。依照普通的二極管方式，作為維護電路有良好的響應性，不過從芯片面積以及幅員設計角度看，有不利影響。
圖10. 31示比CMOS IC的輸出局部。輸出n溝晶體管／p溝晶體管的漏極相互銜接構成輸出端。在漏極局部各自構成寄生的pn二極管／np二極管。由于這些二極管，能夠維護輸出局部的過大電壓。另外，在某些情況下也能使輸出晶體管內(nèi)身瞬態(tài)ON，免受異常電荷的損害。
當CMOS器件沒有裝置在印制電路板上，而是處于單個焊接狀態(tài)時，假如呈現(xiàn)異常的外加電壓，該如何處置呢？VDD或GND會有浮動的狀況，怎樣維護呢？圖10.32示出CMOS器件的最小電路構造反相器電路以及輸入維護電路的例子。
CMOS IC由于插入輸入維護電路，一切的端子都用二極管與電源VDD或者GND銜接。當輸入端與VDD GND之間有異常電壓時，如圖10. 33所示，必然形成正向或者反向流入二極管的電流通道，維護內(nèi)部電路。這就是說，假如二極管的反向耐壓比MOS晶體管的柵氧化膜的絕緣擊穿電壓低，那么關于裝置前的異常電壓就具有維護電路的作用。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
關注KIA半導體工程專輯請搜微信號:“KIA半導體”或點擊本文下方圖片掃一掃進入官方微信“關注”
長按二維碼識別關注
