電容

在MOS模擬集成電路中，電容也是一種不可或缺的元件，由于其易于與MOS器件相匹配，制造較易，且工藝制造的匹配精度比電阻好，所以得到了較廣泛的應(yīng)用。在CMOS電路中，人多數(shù)電容都用Si02作為介質(zhì)，但也有某些工藝中采用Si02/Si3N4夾層介質(zhì)，利用Si3N4較高的介電常數(shù)特性來(lái)制作較大值的電容。另外由于沉積氧化層厚度有較大的偏差，因此沉積氧化物通常不適用于制作精密電容器。

在理想情況下，電容值可用式(1.62)進(jìn)行計(jì)算

式(1.62)中，W、L別為電容上下極板的寬、長(zhǎng)，ε0x為介質(zhì)層的介電常數(shù)，tox為介質(zhì)層的厚度。電容的標(biāo)準(zhǔn)偏差為

通常選擇W、L（提高電容的Q值），則式(1.63)中后兩項(xiàng)的誤差取決于光刻誤差，通常稱(chēng)之為邊緣誤差；而式(1.63)中前兩項(xiàng)的誤差為氧化層效應(yīng)誤差。在小電容時(shí)，起主導(dǎo)作用的是邊緣效應(yīng)誤差，而人電容時(shí)主要取決于氧化層誤差。

電容器的比例精度主要取決于它們的面積比（特別是小電容）。下面介紹幾種主要的電容結(jié)構(gòu)。

1．PN結(jié)電容

直接利用PN結(jié)構(gòu)成的電容，這類(lèi)電容具有大的電壓系數(shù)和非線性，除了用做濾波電容或變?nèi)莨芡獠⒉怀Ｓ谩?/span>

2．MOS電容

只適用于NMOS與CMOS金屬柵工藝，如圖1.25所示。

這類(lèi)電容的溫度系數(shù)為25xl0-6/℃，電容誤差為土15%，電壓系數(shù)為25x10^-6/v.這是一種與電壓相關(guān)性很大的電容。

3.多晶與體硅之間的電容

由NMOS或CMOS多晶硅柵（金屬柵）工藝實(shí)現(xiàn)，需要額外增加一次離子注入形成底板的N+重?fù)诫s區(qū)，以多晶硅為上極板，二氧化硅為介質(zhì)，N+為下極板構(gòu)成電容，如圖1.26所示。

由于其襯底必須接一個(gè)固定電位以保證N+和P-S襯底構(gòu)成的PN結(jié)反偏，此時(shí)多晶與體硅間的電容可認(rèn)為是一個(gè)無(wú)極性的電容，但存在底板PN結(jié)寄生電容(15%一30%)。

這類(lèi)電容的電壓系數(shù)為-10x10-6/V溫度系數(shù)為20～50xlO-6/℃，誤差為±15%。

另外，這類(lèi)電容可以通過(guò)多晶條的激光修正來(lái)調(diào)節(jié)電容值。

4.多晶與場(chǎng)注入?yún)^(qū)間的電容

只能在帶場(chǎng)注入的NMOS與CMOS硅柵工藝中采用，由于該電容的介質(zhì)為厚的場(chǎng)氧化層，所以單位面積的電容較小。

在應(yīng)用這類(lèi)電容時(shí)，電容的底板必須與襯底相連。

5．金屬與多晶電容

通過(guò)NMOS與CMOS硅柵下藝實(shí)現(xiàn)，在蒸鋁之前用光刻的方法刻去多晶硅上的厚氧化層，然后在制作柵氧化層時(shí)在多晶硅上熱生長(zhǎng)—氧化層，最后蒸鋁，從而得到了鋁氧化層-多晶硅電容，如圖1.27所示，這種電容通常位于場(chǎng)區(qū)。

這種電容可以對(duì)多晶條進(jìn)行修正以獲得較精確的電容值。

因?yàn)橛捎诮橘|(zhì)變化與張弛使得在Q-V中的滯后，所以CVD氧化層不適用于作為電容介質(zhì)。

在多晶硅與襯底之間存在寄生電容，由于其介質(zhì)為厚的場(chǎng)氧化層，因此該寄生電容很小，通常為所需電容的十分之一：而從可靠性考慮，其金屬層必須人于介質(zhì)氧化層，所以金屬層與襯底間存在寄生電容，但其值則更小，只為所需電容的1%左右。

此類(lèi)電容的電壓系數(shù)為100x10-6/V，溫度系數(shù)為：100*10-6/℃。

當(dāng)然也可以用多晶硅作為電容的上極板，而金屬作為其下極板，介質(zhì)為氧化層構(gòu)成電容。

6．雙多晶電容（PIP電容）

NMOS與CMOS雙多品工藝實(shí)現(xiàn)，其上下極板都為多品，介質(zhì)為薄氧化層，如圖1.28所示。介質(zhì)氧化層一般與柵氧同時(shí)形成。

這類(lèi)電容的電壓系數(shù)為100*10^-6/v溫度系數(shù)為100*10^-6/℃。

多晶2的面積可以小于薄氧化層面積，從而只有較小的寄生電容（厚氧電容），由于雙層多晶硅電容具有性能穩(wěn)定、寄生電容小等優(yōu)點(diǎn)，因此在MOS集成電路中有廣泛的應(yīng)用。

7．用MOS器件作電容

由于MOS管中存在著明顯的電容結(jié)構(gòu)，因此可以用MOS器件制作成一個(gè)電容使用。如果一個(gè)NMOS管的源、漏、襯底都接地而柵電壓接正電壓，當(dāng)VG上升并達(dá)到Vth時(shí)在多晶硅下的襯底表面將開(kāi)始出現(xiàn)一反型層。在這種條件下NMOS可看成一個(gè)二端器件，并且不同的

柵壓會(huì)產(chǎn)生厚度不一樣的反型層，從而有不同的電容值。

(1)耗盡型區(qū)：柵壓為一很負(fù)的值，柵上的負(fù)電壓就會(huì)把襯底中的空穴吸引到氧化層表面，即構(gòu)成了積累區(qū)，此時(shí)，由于只有積累區(qū)出現(xiàn)，而無(wú)反型層，且積累層的厚度很厚，因此積累層的電容可以忽略。故此時(shí)的NMOS管可以看成一個(gè)單位面積電容為Cox的電容，其中

間介質(zhì)則為柵氧。當(dāng)VGS上升時(shí)，襯底表面的空穴濃度下降，積累層厚度減小，則積累層電容；

增大，該電容與柵氧電容相串聯(lián)后使總電容減小，直至VGs趨于0，積累層消失，當(dāng)V_GS略大于o時(shí)，在柵氧下產(chǎn)生了耗盡層，總電容最小。

(2)弱反型區(qū)：VGS繼續(xù)上升，則在柵氧下面就產(chǎn)生耗盡層，并開(kāi)始出現(xiàn)反型層，該器件進(jìn)入了弱反型區(qū)，在這種模式下，其電容由Cox與Cb串聯(lián)而成，并隨VGS的增人，其電容量逐步增大。

(3)強(qiáng)反型區(qū)：當(dāng)VGS超過(guò)Vth，其二氧化硅表面則保持為一溝道，且其單位電容又為Cox。圖1.29顯示了這些工作狀態(tài)。

聯(lián)系方式：鄒先生

聯(lián)系電話：0755-83888366-8022

手機(jī)：18123972950

QQ：2880195519

聯(lián)系地址：深圳市福田區(qū)車(chē)公廟天安數(shù)碼城天吉大廈CD座5C1

關(guān)注KIA半導(dǎo)體工程專(zhuān)輯請(qǐng)搜微信號(hào):“KIA半導(dǎo)體”或點(diǎn)擊本文下方圖片掃一掃進(jìn)入官方微信“關(guān)注”

長(zhǎng)按二維碼識(shí)別關(guān)注